LVDS技术的应用

作者： 来源：
阅读 784 人次 , 2006-4-14 15:40:00
随着互联网日趋普及，各式各样的通信设备也日渐受到消费者的欢迎，令数据传输的需求急剧增加。此外，数字电视、高分辨率电视及彩色图像均需要更高的频宽。因此，系统设计工程师必须依靠模拟技术设计电路系统及支持数据传输。低电压差分信号传输技术(简称LVDS)便是这样的一种模拟技术，工程师可以利用这种技术设计混合信号系统。LVDS采用高速模拟电路技术，可确保铜导线能够支持千兆位以上的数据传输。

图1 LVDS物理层

图2 更高的效能

图3 ;来自5米长铜缆的5.38Gbps频宽目视图

图4 预强调及直流平衡
LVDS的发展不断衍生出各种新技术，而新技术的面世又进一步将LVDS的应用范围扩大。总线低电压差分信号传输(BLVDS)技术便是第一种由LVDS衍生出来的，其优点是确保利用低电压差分方式传输的信号可获双向及多站式配置的支持。本文着重介绍LVDS技术。
低电压差分信号传输是一种通用的接口标准，适用于高速数据传输。ANSI/TIA/EIA-644-1995 标准规定需采用物理层为电子接口。这个标准只规定驱动器及接收器的电学特性，至于协议、互连或连接器等方面的技术资料，这个标准并无作出任何规定，只让个别应用方案各自设定有关的技术规格。LVDS标准的工作组只决定电学特性，以确保LVDS能成为一个多用途接口标准。因此工程师设计采用LVDS芯片的应用方案时也应参考相关的协议及互连标准。
你若需要达到100Mbps或以上的数据传输速度，LVDS便是你的理想解决方案。不同市场上均有许多不同的应用方案需要采用LVDS以支持数据传输。有关应用方案包括：用于数据传送的可堆栈集线器，用于通讯的无线基地台及异步传输模式(ATM)交换器，计算机用的平面显示器及服务器，接口设备如打印机及数字复印机，工业用高分辨率显示器，以及汽车用的平面显示器。
以上述的应用方案来说，系统内及系统之间的资料均以极高的速度进行传输。我们称系统内的数据传输为"系统内的方式"。这是LVDS解决方案的主要用途。在系统之间进行的数据传输则称为"系统之间的方式"。这种传输方式需要符合 IEEE 1394、Fibre Channel、以及千兆位以太网等标准通信协议。若采用系统间的协议进行系统内的数据传输，软/硬件方面的成本开支便太昂贵，因此设计简单而成本较低的LVDS链接便成为极具吸引力的另类选择。LVDS解决方案除了可以支持电路板内的数据传输外，也可确保电路板、模块、机架、机柜或机箱与机箱之间可以进行数据传输。传输介质包括铜缆或印制电路板(PCB)电路。
预计在不久的将来， LVDS 也可支持新制定的通信协议，确保系统之间可以互相通信。
低电压信号具有快速的位传输率、较低的功率以及更少的噪声干扰等优点。基于这三个原因，我们必须采用低电压信号。
系统设计工程师一向采用全摆幅的CMOS及LVTTL逻辑电路，但随着位传输率的提高，这些解决方案显得毫无吸引力。LVDS甚至将电压摆幅减低至300mV左右，以加强这方面的优势。许多人以为降低电压摆幅会减低噪声容限。为了提高抗噪声干扰能力及噪声容限，LVDS便采用差分信号传输技术。差分信号不会受共模噪声的干扰，共模噪声是系统噪声的主要来源。
由于逻辑状态之间只有300mV的电压差别，因此电压变化极快。另一优点是即使信号的电位迅速转变，但转换速率(slew rate)不会加快。由于转变速度减慢，辐射场的强度也大幅减弱。此外，由于转变速度减慢，传输路线阻抗不连续性的反射也不会成为大问题，有助减低电波辐射量及串音的干扰。
由于低电压摆幅可以减低终端电阻器的电压，因此可减低其功率消耗，换言之，也有助减低整体的功耗。
图1所显示的电路结构与LVDS物理层结构相同。驱动器只有一个电源，最高的电流输出大约只有3mA，而开关盒则提供终端电阻器的驱动电流。这个差分驱动器采用奇数模式(odd-mode)的传输方式，换言之，等量及方向相反的电流分别在传输线路上传送。电流会重新回流到双绞线内，加上电流环路面积较小，因此产生最少电磁干扰。电源将供电加以限制，以免转变时产生突变电流。由于并无突变电流出现，因此数据传输速度高达1.5Gbps，但又不会大幅增加功耗。此外，恒流驱动器的输出可以容许传输线路出现短路情况或接地，而且即使这样也不会产生散热上的问题。
差分接收器是一款高阻抗芯片，可以检测小至20mV的差分信号，然后将这些信号放大，以至达到标准逻辑电位。由于差分信号具有1.2V的典型驱动器补偿电压，而接收器可以接受由接地至2.4V的输入电压，因此可以抑制高达±1V来自传输线路的共模噪声。 此外，LVDS驱动器及接收器可以带电插入，因为恒流式驱动不会对系统造成任何损害。接收器的另一优点是其高度安全性，当输入引脚均处于浮动状态时，接收器的安全功能可以防止输出出现振荡。
LVDS系统的优点
LVDS应用方案的优点包括可支持高速数据传输、省电、抑制噪声、成本低廉、以及可以采用较高集成度的技术。以几毫瓦的功率进行千兆位以上的传输，恰好概括了LVDS应用方案的优点。
低摆幅电压有助于系统发挥更高效能，图2显示出低摆幅电压这个优点。例如，信号电位在333内出现300mV的变化时，其转换速率只有0.9V/ns，比一般可以接受的1V/ns标准转换速率还低，而1V/ns是专为减低信号失真及串音干扰而制定的标准转换速率。假若你采用上升及下降时间不超过位宽度2/3的旧标准，具有333PPS转变时间的信号才能以1Gbps以上的速度进行传输。
系统的其它功能如数据串行、时钟编码、以及低偏斜等也可为系统提供支持，确保性能可以充分发挥。若要通过电缆或PCB线路传送并行数据及其时钟，偏斜会成为一个大问题。这个问题涉及数据的相位关系，而且由于时钟以不同的速度在链路内传输，因此部分时钟可能会遗失。但由于LVDS应用方案能够将并行数据串联成为内含时钟的高速信号，而时钟可以连同数据一并在同一差分双绞线内传输，因此便不会有偏斜的问题出现。接收器利用复原的时钟及数据取出相位已对准数据校正的嵌入式时钟。
开放式LVDS显示接口(OpenLDI)芯片组是充分表现LVDS效能的好例子。这款芯片组可支持24位的彩色以及高达5Gbps的传输率。这个传输率只采用8对数据及1对时钟。这款芯片组可以将48位的TTL接口串行为8对，然后在接收器内将之解串，也可支持高达112MHz的TTL时钟速率。为了能够提供这个时钟速率，每一LVDS数据信道要将6条TTL线路及一个直流电平衡位串行为一对高速LVDS数据。这对LVDS数据以784Mbps的速度进行作业，数据传输率达672Mbps。OpenLDI芯片组也能以低至33Mbps的TTL位速率进行作业。
由于这款芯片组集成了多个特殊功能，因此可以支持长达 10 米的电缆。有关功能包括发送器预强调(Preemphasis)、直流平衡编码、以及电缆解偏斜。在这些功能的支持之下，FPD-Link链路互连的长度及频宽得以扩大，使需要较长电缆的平面监视器也可采用LVDS技术。
图3显示的眼图是录自一条5米长电缆的末端，记录位置在OpenLDI芯片组的发送器及接收器之间。发送器负责在电缆上驱动伪随机位序列(PRBS)，而接收器则负责复原有关信号。光标显示位宽度达 1.275 ns，亦即表示数据传输率达 784 Mbps。8 对资料的每一对均以这个原始数据传输率进行传输，使整体频宽接近 6.3 Gbps。这个数据传输率包括直流平衡的额外时间，令实际的有效载量频宽达 5.38 Gbps。
低功率是 LVDS 技术的主要优点，根据负载功率的计算数字所显示，3.3mA乘以100W终端电阻器的330mV压降，其乘积显示LVDS的负载功率消耗只有1.1mW。
LVDS比准ECL的供电电流为低。DS90C031芯片可与准ECL41L的四差分线路驱动器引脚兼容，而且其耗电量比准ECL少十六倍，因此是取代ECL驱动器芯片的理想解决方案。
此外，由于LVDS技术本身的功率消耗较低，因此无需添加散热器或采用特别封装，有助减低千兆位信号传输的系统成本，这是LVDS技术的另一优点。
LVDS产生较少电磁干扰，因为其电压摆幅较低、边缘速率较慢，而且采用奇数模式差分信号，以及恒流驱动器只输出极少量电流突变，所以 LVDS 产生较少电波辐射。
差分信号抗干扰能力很强。这些干扰有来自电动马达的电感辐射，也有来自邻近传输线路的串音干扰。当差分传输线路紧密耦合一起时，所产生的电感信号属于共模噪声。换而言之，这种噪声将会以共模电压形式在接收器输入系统中出现。
差分接收器只会对正及负输入之间的相差作出反应，因此当噪声同时在正及负输入信号一同出现时，输入差分信号的振幅便不会受到影响。这个共模噪声抑制功能也可抑制不同电源供应、基板、及接地弹跳所产生的噪声。
LVDS平板显示器链接标准显示LVDS拥有低噪声的特色，最适用于笔记本及掌上型计算机的液晶显示器。平板显示器链接将大量的显示数据从笔记本计算机传送到平板显示器。系统设计工程师若要利用双绞线或软性电路将高速资料输入平板显示器链接之内，便必须解决电磁干扰的问题。由于LVDS技术的抗电磁干扰能力比其它接口技术更为优越，因此已成为工程师的首选方案。
LVDS只需一个简单的终端电阻器，工程师更可将这个电阻器内建于芯片之内，若以成本比较，内建电阻器的设计比专为每一传输线路装设多个电阻器及电容器的设计更节省成本。
由于一般的LVDS芯片均内含串行器及解串器，所以能够将许多并行位信号串联为串行高速数据流，然后加以处理，令电缆、连接器及PCB等方面的成本开支节省约 50%，比并行互连方式更优越。
FPD-Link芯片组也是另一个好例子，显示采用 LVDS 有助节省系统成本。这款芯片组通过多任务作业方式，将18或24位宽的红绿蓝(RGB)总线以及V同步、H同步和数据控制线路缩减为4对或5对数据串。这4对或5对低成本的链路可以通过链接将数据传输到平板显示器，然后在平板显示器内进行多任务解码。互联链路一般长约8cm~40cm，并采用低成本的软性电路或双绞线电缆。 　　我们最后要谈的 LVDS 优点是应用集成技术的能力。由于厂商可以利用标准的CMOS工艺技术装设高速的LVDS电路，因此复杂的数字功能可以轻易集成到LVDS的模拟电路之内，这是一个重大的优点。这种将串行器及解串器集成在同一芯片内的做法显示混合信号 LVDS 芯片将日渐普及，成为新一代技术的发展趋势。
LVDS的低功耗特性容许每一芯片有多条信道。例如，工程师可以将 128 位的片上并行总线串行为8条差分信道。这种较窄的链路可以大幅减低引脚数目以及链路的整体成本。
图4是几幅示波器的真实扫迹图，图中显示预强调的效果及直流平衡。示波器扫迹图显示出现在 10 米电缆末端的位转换信号的差分波形。下半部分的两个示波器显示采用连续模式的扫迹图，以便显示直流平衡电路作用后的位信号转换过程。