神马文学网常用板级信号完整性分析模型一
来源：百度文库 编辑：神马文学网 时间：2024/04/30 14:01:42
常用板级信号完整性分析模型
为了进行电路模拟，必须先建立元器件的模型，也就是对于电路模拟程序所支持的各
种元器件，在模拟程序中必须有相应的数学模型来描述他们，即能用计算机进行运算的计算公式来表达他们。
一个理想的元器件模型，应该既能正确反映元器件的电学特性又适于在计算机上进行数值求解。一般来讲，器件模型的精度越高，模型本身也就越复杂，所要求的模型参数个数也越多。这样计算时所占内存量增大，计算时间增加。而集成电路往往包含数量巨大的元器件，器件模型复杂度的少许增加就会使计算时间成倍延长。反之，如果模型过于粗糙，会导致分析结果不可靠。因此所用元器件模型的复杂程度要根据实际需要而定。
在基于信号完整性计算机分析的PCB设计方法中，最为核心的部分就是pcb板级信号完整性模型的建立，这是与传统的设计方法的区别之处。SI模型的正确性将决定设计的正确性，而SI模型的可建立性则决定了这种设计方法的可行性。 目前构成器件模型的方法有两种：一种是从元器件的电学工作特性出发，把元器件看成‘黑盒子’，测量其端口的电气特性，提取器件模型，而不涉及器件的工作原理，称为行为级模型。这种模型的代表是IBIS模型和S参数。其优点是建模和使用简单方便，节约资源，适用范围广泛，特别是在高频、非线性、大功率的情况下行为级模型几乎是唯一的选择。缺点是精度较差，一致性不能保证，受测试技术和精度的影响。另一种是以元器件的工作原理为基础，从元器件的数学方程式出发，得到的器件
模型及模型参数与器件的物理工作原理有密切的关系。SPICE（香料）模型是这种模型中应用最广泛的一种。其优点是精度较高，特别是随着建模手段的发展和半导体工艺的进步和规范，人们已可以在多种级别上提供这种模型，满足不同的精度需要。缺点是模型复杂，计算时间长。 一般驱动器和接收器的模型由器件厂商提供，传输线的模型通常从场分析器中提取，封装和连接器的模型即可以由场分析器提取，又可以由制造厂商提供。 在电子设计中已经有多种可以用于PCB板级信号完整性分析的模型，其中最为常用的有三种，分别是SPICE、IBIS和Verilog-AMS、VHDL-AMS。