一、计时器的基本工作原理

计时器一般由振荡器、计数器、译码器、显示器等几部分组成。其中振荡器组成标准的秒信号发生器，由不同进制的计数器、译码器和显示器组成计时系统。秒信号送入计时器进行计数，把累计的结果“时”、“分”、“秒”的数字显示出来。“时”显示由二十四进制计数器、译码器、显示器构成，“分”、“秒”显示分别由六十进制计数器、译码器、显示器构成。其原理图如图1-1

振荡器

                 图1-1计时电路结构框图

1.设计步骤：

1.1振荡器

振荡器是数字钟的核心。振荡器的稳定度及频率的精确度决定了数字钟计时的准确程度，一般来说，振荡器的频率越高，计时精度越高

方案一：采用由555集成电路与RC组成多谐振荡器，以产生符合要求的振荡脉冲。

方案二：采用由石英晶体与逻辑门及RC组成的多谐振荡电路，以产生符合要求的振荡脉冲。

方案二采用石英晶体振荡器产生的脉冲频率稳定度高且精度很高，适宜于作为要求高精度的时钟基准脉冲，作为振荡器电路。方案一产生的脉冲频率稳定度相对不高，但在要求不是很高的情况，可以采用方案一。考虑到市场方面的原因，石英晶体震荡不宜采用，这里我们采用方案一。

原理图如图1-2

                                  图1-2 振荡器原理图

输出波形为图1-3

                           图1-3 1HZ脉冲波形

这里选用由555构成多谐震荡器，输出频率为fo=

由 f= ；

其中C=C2=100uf,

得到 R1=4.5K；R2=5K；

为了能使得到的频率为1HZ更精确，电阻均用阻值为10K的可调电阻。

1.2计时电路设计

任务分析：24小时计时器需用3个计时电路，分别为时计时电路、分计时电路和秒计时电路。根据计时要求，时计时电路应为24进制计数器，分计时电路和秒计时电路应为60进制计数器。计时电路的结构框图如图1-4所示。

                     图1-4计时电路结构框图

①    秒计时器：输入1HZ的CP脉冲信号，当个位计数值达到最大值“9”时，向十位计数器输送1个进位，当十位计数器达到“5”时，同时个位计数器达到“9”时，向分计时电路输出1个CP脉冲，并将计数器清零。

②    分计时器：接收秒计时电路送来的CP脉冲信号，当个位计数值达到最大值“9”时，向十位计数器输送1个进位，当十位计数器达到“5”时，同时个位计数器达到“9”时，向计时电路输出1个CP脉冲，并将计数器清零。

③    时计时电路：接收分计时电路送来的CP脉冲信号，当个位计数值达到最大值“9”时，想十位计数器输送1个CP脉冲，当十位计数器达到“2”，同时个位计数值为“3”时，将计数器清零。

计时器电路设计可参考图1-5所示逻辑电路

  图1-5  24进制计时器逻辑电路图

1.3译码器和显示管

从数字钟计数器输出的信号为8421BCD代码，需要经一马办成七段字形代码，用七段数码管显示出来。

七段数码管分共阴、共阳两种，这里选用共阴数码管SM4205。由于采用静态方式显示，每个数码管必须有一个对应的译码器将8421BCD代码译成七段十进制字形显示信号。1位译码显示电路的原理如图 1-6

                    图1-6 显示电路

1.4校时电路设计（如图1-7）

任务分析：校时电路的作用是在电源刚启动时，对计时器进行时、分、秒的校准。可通过控制各计数器的时钟脉冲来实现。

方案建议：参考校时电路如图1-7所示。校时和计时的切换用双掷开关实现。

① 校秒：K1接至“校时”位，K2、K3均接至“计时”位，门G5、G4、G2的输出均为1，门G3输出2Hz的时钟脉冲信号，通过门G1送至秒个位计数器CP端。采用频率为2Hz的时钟脉冲，目的是加快校秒的速度。

② 校分：K2接至“校时”位，K1、K3接至“计时”位，门G4打开，输出1Hz的时钟脉冲信号送至分个位计数器。

④    校时：K3接至“校时”位，K1、K2接至“计时”位，门G5输出1Hz的时钟脉冲信号，送至时个位计数器。

                         图1-7校时电路

1.5数字钟总原理图如图1-8及元件清单

                 图1-8 计时器总电路图

1.51．元件清单

元件序号

型号

主要参数

数量

备注

74LS160

6

74LS48

6

74LS20

4

74LS04

1

SM4205

6

555

1

R

5.1K?

2

可调

R

47K?

4

C

0.1ūF

1

C

100ūF

1

双掷开关

3

1.52仿真图

                     图1-9 计时器秒仿真图

                          图1-10 计时器分仿真图

                    图1-11 计时器时仿真图

二、系统安装与调试

2.1电路板功能的实现

（1）将555定时器调制好使输出为1HZ的脉冲信号；

（2）将输出的脉冲信号接到计秒电路的CP端，当计秒电路显示管为59时，产生进位接到计分电路CP端，同时对计秒电路清零，当计分电路显示管为59时，产生进位接到计时电路，同时对计分电路清零，当计时电路显示管显示为23时，同时计时电路、计秒电路显示管均为59时，实现全部清零，按上述步骤重新开始计时；

（3）在计时电路正常工作时校正电路一定要打到计时那端；

2.2性能测试与分析

接通电源，数码管显示数字从000000开始，秒、分、时显示正确，在输入为1Hz的时钟脉冲下经与标准表对照，秒计时的周期为1秒钟。显示管显示秒、分、时进位正确。数字从000000一直进位到235959后回到0000000。

手动校时功能正确，两者不相影响。时间回归到000000，说明计时清零功能正常。

整个性能测试结束，各项要求都已达到。这次课程设计取得圆满成功。

2.3结论心得与体会

（1）通过实验知道，计时器不是仅仅只含计时电路，还包含振荡器、显示器、校正电路。

（2）本次课程设计中主要用到的是24进制和60进制。计数器需要我们能充分掌握同步和异步之间的区别，以及置数和清零的区别。通过对它们的正确理解使得正确实现电路进制。

（3）用74LS160芯片组成计时电路时，需要用6个此芯片，两两芯片组成秒、时、分电路。由于整体置零法不仅可靠性较差，而且往往还要另加译码电路才能得到需要的进位输出信号，为了避免置零法的缺点，计时电路才用整体置数法。考虑计秒电路，74160为十进制，因为秒的十位为六进制，所以要改变进制就要进行改造，芯片2的QD Qc QB QA当输出为0110时，与非门输出为0，清零端使芯片清零。芯片3、4构成分计时器，原理和秒计时器一样。芯片5、6构成时计时器，由于时为24进制，所以，当芯片5的QB为1并且芯片6的Qc为1时此时应让芯片强制清零。所以连接一个与非门，在这个条件成立时，与非门的输出将使芯片强制清零，计分、计时电路同理。

（4）计时器有6位数字需要显示，用普通的一个输出对应一个译码驱动器和一个数码管的静态显示方法，那么仅七端码输出就需要多达42个I/O口和数码管连线，所以此电路应进行改进。用硬件实现计时器功能，发现这个电路过于复杂，光芯片就多达20多快，还有6个数码管，考虑到大量芯片集成于一块电路板，电路内部易产生干扰；电路过于复杂，在焊接的过程中难免会产生虚焊等焊接错误，这就要求能使用单片机，所以在以后的学习中要努力学好与电路设计有关的软件，并要正握单片机的使用。

总的来说，通过这次数字钟的设计，让我深深感受到了数字电路的重要性和实用性，也加深了对计时器内部电路的认识，大大提高我们的逻辑思维能力，使我们在分析电路和设计电路时，正确把握元器件的使用。同时在设计实验时，加深了我们对组合逻辑电路与时序逻辑电路的认识。在实验碰到一些问题软件中找不到使用的器件、有些管脚不清楚、方案不确定等，但是经过思考，查阅资料和跟同学讨论研究后，总能解决问题并提出最佳方案，或对原有方案最优化。让我们深深得体会到了合作精神的重要性。所以通过这次设计，不仅加强了我们对课本知识应用到实际生活中的能力，还学到了不少新知识，锻炼了独立思考与合作处理问题的能力，积累了新经验，这些都无疑使我受益深远。

参考文献:

[1] 阎石主编 数字电子技术基础 第5版 高等教育出版社

[2] 电子 技术课程设计指导  湖南大学 彭介华 主编 高等教育出版社

[3] 数字电路实验与课程设计●修订版 吕思忠 施齐云 编著  哈尔滨工程大学出版社