找工作笔试资料收集（硬件研发二）

找工作笔试资料收集（硬件研发二）转
11.总线技术基础知识
12.线与逻辑
13.SMT
14.EMC
15.源端串联匹配电阻
16.有源滤波器&无源滤波器
17.延迟及关键路径
18.同步电路&异步电路
19.通孔
20.三极管输入,输出特性曲线
11.总线技术基础知识
任何一个微处理器都要与一定数量的部件和外围设备连接，但如果将各部件和每一种外围设备都分别用一组线路与CPU直接连接，那么连线将会错综复杂，甚至难以实现。为了简化硬件电路设计、简化系统结构，常用一组线路，配置以适当的接口电路，与各部件和外围设备连接，这组共用的连接线路被称为总线。采用总线结构便于部件和设备的扩充，尤其制定了统一的总线标准则容易使不同设备间实现互连。 ----微机中总线一般有内部总线、系统总线和外部总线。内部总线是微机内部各外围芯片与处理器之间的总线，用于芯片一级的互连；而系统总线是微机中各插件板与系统板之间的总线，用于插件板一级的互连；外部总线则是微机和外部设备之间的总线，微机作为一种设备，通过该总线和其他设备进行信息与数据交换，它用于设备一级的互连。
----另外，从广义上说，计算机通信方式可以分为并行通信和串行通信，相应的通信总线被称为并行总线和串行总线。并行通信速度快、实时性好，但由于占用的口线多，不适于小型化产品；而串行通信速率虽低，但在数据通信吞吐量不是很大的微处理电路中则显得更加简易、方便、灵活。串行通信一般可分为异步模式和同步模式。 ----随着微电子技术和计算机技术的发展，总线技术也在不断地发展和完善，而使计算机总线技术种类繁多，各具特色。下面仅对微机各类总线中目前比较流行的总线技术分别加以介绍。
一、内部总线 ----
1．I2C总线 ----I2C（Inter-IC）总线10多年前由Philips公司推出，是近年来在微电子通信控制领域广泛采用的一种新型总线标准。它是同步通信的一种特殊形式，具有接口线少，控制方式简化，器件封装形式小，通信速率较高等优点。在主从通信中，可以有多个I2C总线器件同时接到I2C总线上，通过地址来识别通信对象。 ----
2．SPI总线 ----串行外围设备接口SPI（serial peripheral interface）总线技术是Motorola公司推出的一种同步串行接口。Motorola公司生产的绝大多数MCU（微控制器）都配有SPI硬件接口，如68系列MCU。SPI总线是一种三线同步总线，因其硬件功能很强，所以，与SPI有关的软件就相当简单，使CPU有更多的时间处理其他事务。 ---
-3．SCI总线 ----串行通信接口SCI（serial communication interface）也是由Motorola公司推出的。它是一种通用异步通信接口UART，与MCS-51的异步通信功能基本相同。
二、系统总线 ----
1．ISA总线 ----ISA（industrial standard architecture）总线标准是IBM 公司1984年为推出PC/AT机而建立的系统总线标准，所以也叫AT总线。它是对XT总线的扩展，以适应8/16位数据总线要求。它在80286至80486时代应用非常广泛，以至于现在奔腾机中还保留有ISA总线插槽。ISA总线有98只引脚。 ----
2．EISA总线 ----EISA总线是1988年由Compaq等9家公司联合推出的总线标准。它是在ISA总线的基础上使用双层插座，在原来ISA总线的98条信号线上又增加了98条信号线，也就是在两条ISA信号线之间添加一条EISA信号线。在实用中，EISA总线完全兼容ISA总线信号。 ----
3．VESA总线 ----VESA（video electronics standard association）总线是 1992年由60家附件卡制造商联合推出的一种局部总线，简称为VL(VESA local bus)总线。它的推出为微机系统总线体系结构的革新奠定了基础。该总线系统考虑到CPU与主存和Cache 的直接相连，通常把这部分总线称为CPU总线或主总线，其他设备通过VL总线与CPU总线相连，所以VL总线被称为局部总线。它定义了32位数据线，且可通过扩展槽扩展到64 位，使用33MHz时钟频率，最大传输率达132MB/s，可与CPU同步工作。是一种高速、高效的局部总线，可支持386SX、386DX、486SX、486DX及奔腾微处理器。 ----
4．PCI总线 ----PCI（peripheral component interconnect）总线是当前最流行的总线之一，它是由Intel公司推出的一种局部总线。它定义了32位数据总线，且可扩展为64位。PCI总线主板插槽的体积比原ISA总线插槽还小，其功能比VESA、ISA有极大的改善，支持突发读写操作，最大传输速率可达132MB/s，可同时支持多组外围设备。 PCI局部总线不能兼容现有的ISA、EISA、MCA（micro channel architecture）总线，但它不受制于处理器，是基于奔腾等新一代微处理器而发展的总线。 ----
5．Compact PCI ----以上所列举的几种系统总线一般都用于商用PC机中，在计算机系统总线中，还有另一大类为适应工业现场环境而设计的系统总线，比如STD总线、 VME总线、PC/104总线等。这里仅介绍当前工业计算机的热门总线之一——Compact PCI。 ----Compact PCI的意思是“坚实的PCI”，是当今第一个采用无源总线底板结构的PCI系统，是PCI总线的电气和软件标准加欧式卡的工业组装标准，是当今最新的一种工业计算机标准。Compact PCI是在原来PCI总线基础上改造而来，它利用PCI的优点，提供满足工业环境应用要求的高性能核心系统，同时还考虑充分利用传统的总线产品，如ISA、STD、VME或PC/104来扩充系统的I/O和其他功能。
三、外部总线 ----
1．RS-232-C总线 ----RS-232-C是美国电子工业协会EIA（Electronic Industry Association）制定的一种串行物理接口标准。RS是英文“推荐标准”的缩写，232为标识号，C表示修改次数。RS-232-C总线标准设有25条信号线，包括一个主通道和一个辅助通道，在多数情况下主要使用主通道，对于一般双工通信，仅需几条信号线就可实现，如一条发送线、一条接收线及一条地线。RS-232-C标准规定的数据传输速率为每秒50、75、 100、150、300、600、1200、2400、4800、9600、19200波特。RS-232-C标准规定，驱动器允许有2500pF的电容负载，通信距离将受此电容限制，例如，采用150pF/m的通信电缆时，最大通信距离为15m；若每米电缆的电容量减小，通信距离可以增加。传输距离短的另一原因是RS-232属单端信号传送，存在共地噪声和不能抑制共模干扰等问题，因此一般用于20m以内的通信。 ----
2．RS-485总线 ----在要求通信距离为几十米到上千米时，广泛采用RS-485 串行总线标准。RS-485采用平衡发送和差分接收，因此具有抑制共模干扰的能力。加上总线收发器具有高灵敏度，能检测低至200mV的电压，故传输信号能在千米以外得到恢复。 RS-485采用半双工工作方式，任何时候只能有一点处于发送状态，因此，发送电路须由使能信号加以控制。RS-485用于多点互连时非常方便，可以省掉许多信号线。应用RS-485 可以联网构成分布式系统，其允许最多并联32台驱动器和32台接收器。 ----
3．IEEE-488总线 ----上述两种外部总线是串行总线，而IEEE-488 总线是并行总线接口标准。IEEE-488总线用来连接系统，如微计算机、数字电压表、数码显示器等设备及其他仪器仪表均可用IEEE-488总线装配起来。它按照位并行、字节串行双向异步方式传输信号，连接方式为总线方式，仪器设备直接并联于总线上而不需中介单元，但总线上最多可连接15台设备。最大传输距离为20米，信号传输速度一般为500KB/s，最大传输速度为1MB/s。 ----
4．USB总线 ---通用串行总线USB（universal serial bus）是由Intel、 Compaq、Digital、IBM、Microsoft、NEC、Northern Telecom等7家世界著名的计算机和通信公司共同推出的一种新型接口标准。它基于通用连接技术，实现外设的简单快速连接，达到方便用户、降低成本、扩展PC连接外设范围的目的。它可以为外设提供电源，而不像普通的使用串、并口的设备需要单独的供电系统。另外，快速是USB技术的突出特点之一，USB的最高传输率可达12Mbps比串口快100倍，比并口快近10倍，而且USB还能支持多媒体。
12.线与逻辑
线与逻辑是两个输出信号相连可以实现与的功能。在硬件上，要用oc门来实现，由于不用 oc门可能使灌电流过大，而烧坏逻辑门。 同时在输出端口应加一个上拉电阻
13.SMT
SMT含义：
中文名称：表面黏著技术
英文名称：Surface Mount Technolo 简称SMT
SMT有何特点：
组装密度高、电子产品体积小、重量轻，贴片元件的体积和重量只有传统插装元件的1/10左右，一般采用SMT之后，电子产品体积缩小40%~60%，重量减轻60%~80%。
可靠性高、抗振能力强。焊点缺陷率低。
高频特性好。减少了电磁和射频干扰。
易于实现自动化，提高生产效率。降低成本达30%~50%。 节省材料、能源、设备、人力、时间等。
为什么要用SMT：
电子产品追求小型化，以前使用的穿孔插件元件已无法缩小
电子产品功能更完整，所采用的集成电路(IC)已无穿孔元件，特别是大规模、高集成IC，不得不采用表面贴片元件
产品批量化，生产自动化，厂方要以低成本高产量，出产优质产品以迎合顾客需求及加强市场竞争力
电子元件的发展，集成电路(IC)的开发，半导体材料的多元应用
电子科技革命势在必行，追逐国际潮流 14.EMC
老是听ses-tech 的钟凯说EMC，却一直不知道是什么。今天终于有时间查询一下了。
当我们看电视的时候，如果旁边有人使用电吹风或电剃须刀之类的家用电器，屏幕上会出现令人烦感的雪花条纹。电饭锅煮不熟米饭，明明关闭了的空调器，过一会却又自己启动……这些都是常见到的电磁干扰现象。更为严重的是，如果电磁干扰信号妨碍了正在监视病情的医疗电子设备或正在飞行的飞机时，则会造成不堪设想的后果。
电磁兼容性（ＥＭＣ）是指设备或系统在其电磁环境中符合要求运行并不对其环境中的任何设备产生无法忍受的电磁干扰的能力。因此，ＥＭＣ包括两个方面的要求：一方面是指设备在正常运行过程中对所在环境产生的电磁干扰不能超过一定的限值；另一方面是指器具对所在环境中存在的电磁干扰具有一定程度的抗扰度，即电磁敏感性。
所谓电磁干扰是指任何能使设备或系统性能降级的电磁现象。而所谓电磁干扰是指因电磁干扰而引起的设备或系统的性能下降。习惯上说，ＥＭＣ包含ＥＭＩ（电磁干扰）和ＥＭＳ（电磁敏感性）两个方面。
随着电气电子技术的发展，家用电器产品日益普及和电子化，广播电视、邮电通讯和计算机及其网络的日益发达，电磁环境日益复杂和恶化，电气电子产品的电磁兼容性越来越受到各国政府和生产企业的重视。自１９９６年欧共体规定电气电子产品必须加贴ＣＥ标志方可在欧共体市场上销售后，各国都采取了相应措施。作为国内的家用电器生产厂家，必须尽早行动起来，了解和提高产品的ＥＭＣ性能，紧随ＥＭＣ认证的新形势，以取得在市场上的主动地位。
15.源端串联匹配电阻
看到高速设计指引的一篇文章，说电阻必须尽量靠近目标IC，原文如下：Place termination or biasing components as close to the destination IC as possible, as shown in Figure 6.
源端串联匹配电阻要尽量靠近驱动器；终端并联匹配电阻要尽量靠近接收器。
至于源端匹配和终端匹配的适用范围，需要根据具体的拓扑结构，接收器、驱动器特性，功耗等来共同决定，尽量选用源端匹配，因为功耗低、器件少、易于布线
源端匹配是让 Rsource+Rmatch=Z0(传输线特征阻抗）。由于CMOS技术制造Resistor之工艺限制和其它因素考虑，许多时候多数器件其输出端需要外加电阻。终端匹配是让Rin＋Rmatch 或者Rin||Rmatch ＝Z0，消除反射或保持传输功率最大。具体应用上比较复杂，如Winworm指出的“要根据具体的拓扑结构，接收器、驱动器特性，功耗等来共同决定”。关于基本概念的解释和差别，比如容易懂的见Mentor的Hyperlynx 一日通（本论坛上有人转贴过）。源端匹配一般就是一个串接电阻，因此功耗低，器件上，布线也方便，而终端匹配考虑高，低电平，一般需要两个以上的Shunt器件，因此需要额外耗费功率，布线也相当难了些（主要是空间限制）。
16.有源滤波器&无源滤波器
原理上讲，有源滤波器可以达到很高的Q值，但是过高的Q值对于有源滤波器来说是不够稳定的。有源滤波器的特性曲线不够好，有可能是你使用的运放带宽不够。从原理上，无论有源无源，实现出来的特性应该是一致的。主要还是一个制作问题。
你的说法有基本概念问题。不能说你的二阶低通滤波器的相应没有巴特沃思的相应好！因为你的滤波器就是根据巴特沃思原形设计的！你的楼下那位大虾说的很对。无论是无源还是有源滤波器，都是基于同样的原形，从滤波特性本身来讲都是一样的。两者的差别不在这里。你还是应该在电路上寻找原因。
无源RC滤波器当然不能等同于有源RC滤波器，有源RC和无源LC可以实现出Bottworth函数，而用无源RC实现这个函数是很不理想的，它的最低衰耗值极高（此点鲜为人知）。所以一般不用无源RC函数作滤波器逼近函数。
不仅如此，而且经过计算，无源低通二阶滤波器的品质因数非常的低，最高能达到0.5，但是这个还不是所有的频率都能够达到的。
滤波器是一种能使有用信号顺利通过而同时对无用频率信号进行抑制（或衰减）的电子装置。工程上常用它来做信号处理、数据传送和抑制干扰等。以往主要采用无源元件R、L和C组成模拟滤波器，六十年代以来，集成运放获得了迅速地发展，由它和R、C组成的源滤波器，具有不用电感、体积小、重量轻等优点。此外，由于集成运放的开环电压增益和输入阻抗均很高，而输出阻抗又很低，而且，由其构成的有源滤波器还具且一定的电压放大和缓冲作用。因此，基于放大器和R、C构成的有源滤波器应用日益广泛。随着微电子学的发展，人们已经可以把一些电阻和电容与运放集成在一块芯片上构成通用有源滤波器（Universal
Active Filter,UAF）。这种芯片集成度高，片内集成了设计滤波器所需的电阻和电容，在应用中只需极少数外部器件就可以很方便地构成一个源滤波器。BB（Burr-Brown）公司的UAF42就是这一类通用有源滤波器的代表。它可广泛应用于高通、低通和带通滤波器设计中。它采用典型的状态可调（state-variable）模拟结构，内部集成了一个反向放大器和两个积分器。该积器包括1000μF（±5%）的电容。因此较好的解决了有源波器设计中获得低损耗（low-loss）电容的问题。
有源滤波器工作原理是：用电流互感器采集直流线路上的电流，经A/D采样，将所得的电流信号进行谐波分离算法的处理，得到谐波参考信号，作为PWM的调制信号，与三角波相比，从而得到开关信号，用此开关信号去控制IGBT单相桥，根据PWM技术的原理，将上下桥臂的开关信号反接，就可得到与线上谐波信号大小相等、方向相反的谐波电流，将线上的谐波电流抵消掉。这是前馈控制部分。再将有源滤波器接入点后的线上电流的谐波分量反馈回来，作为调节器的输入，调整前馈控制的误差。
17.延迟及关键路径
综合中的延迟及关键路径
图1中给出了常见的两个寄存器R1和R2之间的时序路径。R1和R2分别具有延迟Tck-q和Tsetup，TM和TN分别是M和N逻辑具有的延迟。B对R1来说是输出端口，输出延迟为Tsetup+TN，而对R2是输入端口，输入延迟为Tck-q+TM，于是这条单周期路径的总延迟为Tck-q+TM+Tsetup+TN。
从延迟的角度来说，关键路径就是指那些总延迟大于相应周期时间的路径。消减关键路径的延迟要从消减路径中的各部分延迟入手，主要方法就是利用综合工具对路径施加约束条件来限制优化，达到减小路径延迟的目的。
综合的主要过程
1． 翻译：读入电路的RTL级描述，并将语言描述翻译成相应的功能块以及功能块之间的拓扑结构。这一过程的结果是在综合器内部生成电路的布尔函数表达式，不做任何逻辑重组和优化。
2． 优化：根据所施加的时序和面积约束，按照一定的算法对翻译结果进行逻辑重组和优化。
3． 映射：根据所施加的时序和面积约束，从目标工艺库中搜索符合条件的单元来构成实际电路的逻辑网表。
一般的综合步骤如表1所示。从表1中可以看出，约束条件是综合过程的重要组成部分。综合正是通过设置约束条件来优化设计，以达到设计要求的。
对关键路径延迟的
主要约束处理方法
通过选择器件的处理方法
从最直观的角度看，时序逻辑和组合逻辑都由基本的电路单元组成，因此，选择延迟小且不影响芯片性能的器件是既简易又高效的处理方法。例如，基本电路单元库中的DFFXL寄存器虽然面积较小，但它的延迟相关参数Tck-q、Tsetup较大，容易形成关键路径，于是可以通过设置set_dont_use等约束来禁用它。在一些特殊情况下，基本电路单元库中的器件不能满足要求，这时需要采用自定义的电路单元。
对端口间逻辑的处理方法
这是诸方法中最常用、最有效、最重要的，一般通过set_input_delay、set_output_delay、set_max_delay等来实现，有以下几种情况：
如果两个寄存器之间的逻辑比较少，那么可以对其输入延迟和输出延迟施加较宽裕的约束，即设置较大的set_input_delay和set_output_delay值，表明所做逻辑不受压缩，映射电路基本单元库的自由度较大。这样，两者的实际延迟之和将不大于单周期时间(非关键路径)，不仅满足设计要求，而且对其他关键路径的影响很小。
如果两个寄存器之间的逻辑比较多，那么就要对其输入延迟和输出延迟施加较严厉的约束，即设置较小的set_input_delay和set_output_delay值，表明所做逻辑需要压缩，而映射电路基本单元库的自由度也较小。但这并不表示越小越好，如果设的值很小(甚至为零)，那么会使综合器对这条路径的逻辑压缩得过大，而导致其它关键路径的延迟增加，甚至导致其它非关键路径转化为关键路径。因此要凭借经验，不断改变所设的约束值，最终使所有路径的延迟都不大于单周期时间，满足设计要求。
对于一般芯片设计(中小规模)，在以上两种情况下，对其输入延迟和输出延迟合理施加约束，基本就能满足设计要求。如有个别几条关键路径延迟仍然较长，可以通过设置set_critical_range和group_path来加以约束。这两种约束对所约束路径的逻辑压缩效果较好，且不会影响其它路径的延迟。采用这样的约束之后，关键路径通常都能被消除了。
对于一些大规模的芯片设计和上述处理后仍然存在关键路径的情况，就要用set_max_delay来进行约束，这种约束的效果非常明显，但会影响其它路径的延迟。因此也要凭借经验，不断改变所设的约束值，最终使所有路径的延迟都能满足设计要求。
18.同步电路&异步电路
在ASIC设计中大多数电路都是时序电路。时序电路分为同步和异步两种，同步电路跟时钟相关，处理比较简单，构造的电路很健壮，容易维护，缺点就是时钟偏移带来的问题很难处理，并且电路性能达不到最优，在时钟不高和对面积要求不大的情况下可以采用。异步电路没有统一的时钟，状态变化的时刻是不稳定的，通常输入信号只在电路处于稳定状态时才发生变化。也就是说一个时刻允许一个输入发生变化，以避免输入信号之间造成的竞争冒险。
在同步电路设计中一般采用D触发器，异步电路设计中一般采用Latch。
19.通孔
通孔的机械特性
1.通孔越小,寄生电容越小,意味着高速工作特性越好.
通孔越小,占据空间越小.
通孔越小,费用越大.
2.波峰焊比回流焊更容易产生桥接.通孔通常用波峰焊,表面封装的板子都可以使用.
3.焊盘大小由钻孔公差和孔环需求决定。孔环决定了是否会被穿破.
4.最小的空隙由线宽公差和焊盘位置决定,空隙决定了焊接是否会产生搭桥.
5.降低焊盘大小和空隙可以增加路径,但是会减少产量.
通孔电容
1.通孔电容使数字信号的上升沿减慢或变差,这是主要影响.
2.通孔电容影响很小，但是可以测算
3.一个通孔或走线比例模型的电容使实际通孔电容的X倍,其中,X是比例模型的比例.
通孔电感
1.通孔串联电感主要是影响了电源旁路电容的有效性,这将使整个电源供电滤波效果变差.
2.通孔的直径改变对电感影响很小,但是通孔长度的改变可能引起很大的变化,而且表贴电容应该安放在离电源和地平面更近的地方,以减小电感,走线也尽量宽些  .
3.多个旁路电容产生的电感相当于串联,会影响旁路电容的效果.
4.对于电源旁路电容,上升时间越短,旁路会越来越困难,有效半径也变小,电数量增加.上升时间降低,数字转折频率上升,对于某一频率的一个特定配置电容,上升时间减半,旁路效果减小8倍.其他频率类推.
返回电流于其通孔的关系.
1.返回电流返回的原则:高速返回电流沿着最小的电感路径前进.即返回信号电流在最靠近信号线的地平面上,直接沿着信号走线的一面的一条路径.
2.无限制的使用信号通孔会产生额外的电磁干扰,由于改变了信号电流预期的路径,还将产生更多的串扰.
3.为了解决回流信号的平面跳跃问题,方法有:
一,限制每条走线一开始就保持在同一层
二,限制走线,使它一开始就保持在离地平面最近的一面上,允许使用水平和垂直走线层对的方法
三,每个信号通孔旁提供接地通孔,目的使让返回电流在平面之间跳跃
四,确保到处都有许多接地通孔.
20.三极管输入,输出特性曲线.
运用少子运动方法来描绘三极管输入,输出特性曲线.
1.输入特性曲线(Uce一定的一组曲线),当Uce=0时,NPN变成两个PN节并联,三极管输入特性曲线变成二级管特性曲线,指数上升,开启电压.当Uce增大,发射级少子向集电极移动,此时若要得到相等的Ib,必须加大Ube.
2.输入特性曲线(Ib一定的一组曲线).Uce增大时,集电极少子增加,电流Ic增加,当Uce增大到一定时候,少子将保持一定数量,Ib将不会增加.曲线成为平坦的直线.截止区,放大区,饱和区.
截止区,集电结反偏,发射结不导通.Ic小于几十微安,Ib=0,在图中为与X周几乎重合.
放大区,集电结反偏,发射结正偏,Ic几乎仅仅取决于Ib,图中表现为水平线,与Uce无关.
截止区,集电结正偏,发射结正偏,Ic不仅与Ib有关,Ic小于$Ib,且随Uce的增大而增大.实际电路中,如果Ube增大,Ib随之增大,而Ic增大不多， 则说明晶体管进入饱和状态.