神马文学网小探FPGA 变电站测控装置通讯总线设计
来源：百度文库 编辑：神马文学网 时间：2024/04/27 14:09:27
随着目前变电站数字化和网络化发展，对与变电站相配套的测控装置也有了更高要求，FPGA 技术和嵌入式系统的发展为变电站测控装置的性能改善以及变电站系统稳定性提供了技术支持。本文的测控装置各模块之间的数据传输采用了高速可靠的基于FPGA 的LVDS（Low Voltage Differential Signaling）通信方式，使得重要信息可迅速上传，增强系统响应速度。通讯总线实现的主控模块与智能模块的数据传输，即主控模块与电压电流采集模块A、电压电流采集模块B、开关量输入输出模块间的数据传输，结构图。 2 总线的选择及实现方式分析
2.1 CAN 总线与LVDS 总线的比较
通常的测控装置在实现主控模块与智能的模块的通信问题上，选择CAN 总线通信方式，但随着变电站的日趋复杂，对数据传输速度以及抗干扰能力要求的提高。CAN 总线已经很难满足测控装置主控模块与智能模块的通信的需求。总线的通信距离受到位速率的影响，位速率越高通信距离越短。CAN 总线受到影响尤为明显，如CAN 总线的通信速率若要达到最高的1Mbps，则最大通信距离只能达到40m。LVDS 总线位速率受到通信距离的影响极小。
如350mV 左右的振幅便能满足近距离传输的要求。此外，LVDS 总线方式还具有低噪声、高噪声抑制能力、能够集成到系统级IC 内、低电压电源的兼容性、抗干扰能力极强等优点。
因此，本文选用了LVDS 即低压差分信号通信方式，符合了装置现场的需求，即高抗干扰能力，高传输速率。
2.2 LVDS 总线概述
LVDS 总线它是一种电流环信号传输技术，是由美国国家半导体公司1994 年提出的一种信号传输模式。它是由电流驱动，并通过在接受端放置一个负载而得到电压。因此很容易迁移到低压供电系统中去，而且性能不变。此外，它能在提供高数据传输率的同时具有很低的功耗。LVDS 总线共有四种典型结构：点到点结构；点到多点结构；多点到多点结构；矩阵开关结构用。本文根据装置的结构和要求，由主控模块跟多个智能模块的通信。因此，总线的设计中，选用了矩阵开关结构。这种结构的特点是通过矩阵开关的控制，在同一时间可以有多个发送器工作，从而实现全双工通信。
目前，在实现LVDS 总线时，主要有两种实现方式，一种是专用的LVDS 芯片，如国外的美国国家半导体公司的DS92LV16 等，国内的如山东芯元微电子公司“滨州芯”等。
另一种是基于FPGA 实现的LVDS 通信方式。本文在设计过程LVDS 的实现部分采用的后一种方式。
3FPGA 硬件设计及软件实现
3.1 FPGA 硬件设计
在 FPGA 的硬件设计中，电源、复位和时钟是保证系统正常运行的最基本的先决条件，是保证系统运行的最基本的二要素，配置电路是系统调试、维护和升级的接口，它们构成了主控处理器基本单元电路。DSP 用数据总线和控制总线跟FPGA 连接，即用FPGA 3.3V 的I/0 端口跟DSP 连接。其结构图。
3.2 FPGA 软件设计
基于 FPGA 设计的LVDS 总线结构主要由控制单元、发送FIFO、数据处理单元、接收FIFO、时钟倍频器及输入输出单元等部分组成。整体结构如图3-2 所示，图中以主控模块与其中一个智能模块的通信连接为例，总线上智能模块端采用插拔式结构。因此，其它智能模块连接方式是同样的。其中，数据处理单元包括了帧编码器、串化器、解串器、帧解码器。
同时在智能模块端，同样也包括了这些逻辑单元，从而实现了装置内部主控模块与各智能模块全双工通信。
本文利用 Altera 公司的集成软件开发环境QuartusⅡ，利用FPGA 硬件资源，实现了基于FPGA 的LVDS 总线通信方式。在该设计方案中主处理器采用了高速的DSP 处理器TMS320LF2407A，通过控制总线与EP2C50 通信，当FPGA 得到总线控制权后，即发送同步帧（由同步字与填充字组成），待被寻址的智能模块实现与自己的同步后，再发送数据帧。
各帧数据经串化器转化为两对差分信号，并从中获得同步信息并实现同步，继而输出有效数据，TMS320LF2407A 在接收FIFO，与上述过程正好相反。
TMS3202407A 与基于FPGA 的LVDS 总线通信，通过数据总线跟FPGA 中的I/O 端口连接进行数据通信。通过地址和控制总线进行状态字的读入和控制命令字的写入，在主控模块端总线数据的发送，是通过将所需下发的数据写入FPGA的缓存器中，实现了DSP与FPGA数据的传输。DSP 读取和写入数据根据FPGA 外部请求中断信号；为配合该处理器DSP 的时序，接口模块的时钟采用40Mhz，这样就可以保证对微处理器的读写信号的识别，接口模块内部都是采用40Mhz 的时钟；写操作控制器是根据写使能信号和地址总线上的地址数据进行判断，产生写操作选择器的选择信号；写操作选择器就是根据写操作控制器产生的选择信号来决定将数据总线上的数据写到发送FIFO 还是寄存器中；读操作控制器就是根据读使能信号和地址总线上的数据进行判断，产生读操作选择器的选择信号；读操作选择器就是根据读操作控制器产生的选择信号来决定是读取接收FIFO 的数据还是寄存器的数据。发送数据程序设计发送数据流程如图3-3 所示。
主控模块端总线接收数据的程序设计，根据DSP 外部中断信号来处理，当该引脚有上升沿触发的时候，主程序就会响应该中断请求，在外部中断事件里完成接收数据和存储数据的工作。总线接收数据流程，主控模块端接收到的数据存放于FPGA 的缓存器中，在需要调用时从FPGA 的缓存器中读取出数据，对数据进行处理。查看浅析小波阈值算法论文。
3.3 通信协议的定制
在进入正式通信时，需要制定适合本装置需要的通信协议，即主控模块与各智能模块的通信约定。由于LVDS 总线实现的是主控模块与各智能模块相互间的通信，因此本文自定了模块间的通信协议。上发是智能模块发送给主控模块，上发数据包括电流、电压、遥信状态、脉冲计数、开关量动作状态信息等。下发即主控模块发送给各智能模块的信息，数据包括电压电流采集命令、断路器的合闸/分闸控制信号等动作命令。
4 结论
近年来，对变电站的数字式测控装置的研究已成为当今电力系统中热门的研究项目。变电站测控装置主模块与智能模块的数据传输采用高速可靠的基于FPGA 的LVDS 通讯方式，增强了系统的响应速度，使得重要信息可以快速上传，改善了装置性能，进一步实现变电站的稳定运行。本文对变电站数字式测控装置的研究具有重要的实用价值和广阔的市场前景。