3G手機面臨嚴苛的低功耗設計需求

（作者歐敏銓／電子產業自由作家） 2006/10/09
新一代的3G手機標榜著更豐富多元的應用功能，以及更佳的行動影音效果，這雖是令消費者很期待的訴求，但要落實到手機的設計上時，除了要在有限空間中塞入更多元件的難題外，也得克服功耗設計上的瓶頸。過去的語音通話佔用的運算資源有限，只需採用低時脈的微處理器即可運作，但新的3G多媒體手機中，陸續整合中的Bluetooth、Wi-Fi、A-GPS、Mobile TV等通訊功能，將增加射頻／基頻的處理功耗；視訊電話、電視或3D遊戲，則會大幅提升應用處理器的運算負荷；此外，採用更大的螢幕及更佳的解析度，也會造成系統功耗的沈重負擔。這些，都和多元功能的訴求背道而馳。
如果電池的容量能夠有所突破的話，或許還能疏解手機對電力供應上的飢渴需求，但實際的情況是電池供電力雖逐年有提升，但遠遠比不上行動設備對供電需求的成長。就SIA在2002年更新發表的技術發展藍圖來看，最大電池供電力與容量平均每年成長10∼15％，但手機系統的電力需求卻是以每年35∼40％的需求比例在成長中。在此情況下，手機耗電與電池供電的差距只會不斷地擴大。
在電池電力難以相應提升的情況下，手機業者只好想盡辦法做出最低功耗的設計，也就是從節流的角度，從最微小的電晶體層級到晶片電路規劃、再到系統層級的記憶體讀寫，以及軟、硬體架構及演算法等各個面向，一一去做到低功耗、低洩露的省電策略及電源管理模式。以下將從不同的層面來探討3G手機的低功耗設計議題。
■動態與靜態功耗
根據2005年ITRS（International Technology Roadmap for Semiconductors）的預估，到了2008年時，高效能晶片的電路閘長度（gate length）等實體性參數將會比2005年時的數值縮減一半，但同時這些晶片的供電需求也將會增加。在發展藍圖報告的結論中指出：「耗電的增加來自於更高的晶片作業頻率、更高的互連總體電容及電阻，以及由級數成長的晶片中電晶體增加的電路閘洩漏。」
要了解電子系統的耗電議題，需從動態功耗（Dynamic Power）和靜態功耗（Static Power）兩個面向來看。一個半導體元件的耗電，即是這兩項功耗的加總：
Ptotal＝Pdynamic＋Pstatic
其中動態功耗是在運作模式中產生的功耗，此時訊號值在切換、類比電路處於改變狀態，也就是此元件正在操作某項應用功能，它可定義為：
Pdynamic＝Capacitance × Voltage2 × Frequency
從這個方程式中我們可以看出，動態功耗來自於負載電容充放電和電流的切換，其中電壓與功耗是平方關係，對功耗的直接影響最大，也就是說電壓愈高，相對的功耗也會以級數上升；高速的頻率同樣也是提升功耗的殺手。因此降低電壓與時脈是節省動態功耗的基本策略。
靜態功耗則是當元件處於待機狀態時產生的功耗，可表示如下：
Pstatic＝f（leakage current）
靜態功耗是洩露電流狀況的涵數，它和使用的製程、晶片尺寸和電晶體中的電壓有密切關係。當元件處於待機休眠狀態時，電路本身難以避免會產生微小的電流釋放，造成持續性的耗電。在過去的微米時代，動態功耗是手持設備耗電的主因，靜態功耗的影響極微，但隨著製程的微縮，靜態的洩露電流持續上升，在進入90奈米後，靜態功耗的提升更為快速，已是不容忽視的耗電課題。請參考（圖一）。

▲圖一：靜態的電流洩露狀況隨製程進展而趨於嚴重。（資料來源：Freescale）
■電源管理模式
從以上的分析可以清楚地知道，在電子產品的耗電上，主要來自於電流洩露（current leakage）、電壓上升，和時脈頻率的提升。因此想進行低功耗的設計，就得從這此三點來下手。其實降低耗電的不二法門，就是不需用到電的地方，就讓它休息，但要用時，又要盡快把它叫醒。因此，就手機的系統層面來看，會區分出主處理器、週邊和PLL等不同的區域（Domain），並視設備的工作現況而進入不同程度的省電模式。
目前市場上各家廠商所提供的省電模式大同小異，我們以Freescale的i.MX31/i.MX31L應用處理器平台為例，它總共分為六種供電操作模式，當進入愈深度的休眠狀態，所需喚醒的時間就會愈長，如（圖二）所示。這六種模式分別是：
1.運作（Run）：一般運作狀態，以頻率及電壓的管理來提供省電機制。
2.待機（Wait）：在此模式中，主處理器的時脈會停止，但是匯流排交換器和週邊的時脈還保持在運作狀態。
3.打盹（Doze）：主處理器和匯流排交換器都停止，透過對時脈控制器（clock controller）模組的預先設定，一些特定的週邊也能在此模式時自動的關掉時脈供給。此模式的恢復運作時間很短。
4.狀態保留（State Retention）：此模式下所有的時脈都會關掉，PLL也會停用，外部的記憶體被設定為低功耗模式（self-refresh）。此模式比Doze模式還要省電，叫醒時間較長，但在叫醒後不需恢復任何資料。
5.深度睡眠（Deep Sleep Mode；DSM）：在此模式下，整個主處理器平台的電源供應都會被關掉，所有相關的暫存器資料都必須先做存檔動作。此模式也稱為WFI（Wait-for-Instruction）。
6.冬眠（Hibernate）：整顆IC的供電都停止，所有內部的資料必須先存到外部的記憶體當中。

▲圖二：不同省電模式的耗電與喚醒時間比較。（資料來源：Freescale）
以ST的Nomadik來說，也有類似的待機省電模式，以及相應的技術策略。Nomadik採用時脈閘控（clock-gating）和運算子隔離（operand-isolation）技術來關閉晶片中非活動的部分。為了降低靜態耗電，晶片中除了即時時脈（Real Time Clock；RTC）和電源管理單元（PMU）外，其他的電路都可以處於不供電狀態，但可以在3ms內重新開始運作。
在動態功耗上，可以針對晶片中不同的區域，依工作需求而提供不同的時脈與操作電壓。例如Freescale即提出動態程序溫度補償（Dynamic Process Temperature Compensation；DPTC）和動態電壓頻率縮放（Dynamic Voltage Frequency Scaling；DVFS）兩項技術。其中DPTC可根據當下的溫度和所使用的製程來動態調整供電電壓；DVFS則能將操作電壓降低到所需使用的最小等級，以支援特定時間中執行該項應用功能的最小操作頻率。

▲圖三：DVFS的運作示意圖。（資料來源：Freescale）
不過，採用低驅動電壓雖有助於降低耗電，但隨著製程的微縮，目前供給電壓（Supply Voltage）與臨界電壓（Threshold Voltage）已相當接近，能在下降的空間已經有限。此外，想降低電壓又不影響功率，只能提高電流量，這又會導致電流洩露與造成訊號不穩定的EMI等議題。
還有一些作法能有效降低電路層級的功耗。其中一種作法是從個別電路閘的功耗（power-per-gate）去下手。應用處理器的廠商會在電路中採用兩種特殊的電晶體，即高臨限電壓（high-Vt）和低臨限電壓（low-Vt）電晶體。其中低臨限電壓是一種高速但電流洩露相對較高的電晶體，它適合用在強調效能表現的關鍵性時刻；高臨限電壓則是一種低速和低洩露性的電晶體，它能藉由降低電路關閉下的電流洩露來延長電池的壽命和預備（standby）的時間。
■提升效率＝降低功耗
除了上述多層次的省電模式及從電路層級進行低功耗設計外，3G手機想降低整體的功耗，還得從系統架構面去進行妥善的規劃。在手持設備中，採用高時脈的處理器並不一定就能獲得理想的運算效能，但肯定會降低電池的壽命，並產生高熱的問題。因此，如何在效能與功耗之間取得最佳的平衡，就得靠系統架構的規劃來決定。
「專業分工」是3G手機系統的必然發展趨勢，因為此舉能在提升效率的同時，也降低了系統的功耗。這包括通訊功能與應用功能分別由專屬的單元來處理；依工作性質的不同，交給最適合的處理器核心來執行，例如將控制功能交給RISC主處理器核心（如ARM），大量的訊號運算則交給DSP，甚至可以採用專屬的軟、硬體加速單元來進一步提升運算效能的功能，如視訊、音訊、3D、影像等加速器或外掛的多媒體晶片。此外，應用處理平台會與電源管理單元（PMU）密切整合在一起，以達到上述的省電機制，請參考（圖四）。

▲圖四：應用處理器與電源管理單元的整合架構（以TI OMAP2420為例）。（資料來源：TI）
以MPEG-4編碼為例，如果要做到30fps的VGA畫質，用軟體跑要用掉1GHz以上的CPU資源，用此種作法來處理視訊內容，一下子就會把電池的電力耗盡；但若採用硬體加速器，則只需要數MHz的CPU資源即可。加速器能獨立地與區域DMA和記憶體資源一起工作，在此種平行運算的架構下，主核心可以用來執行其他更關鍵的控制與程式流（program-flow）任務，或是進入省電模式來延長電池壽命。

▲硬體加速器與CPU資源使用比較表。（資料來源：Hantro）
目前有兩種指令方式能在不衝擊效能的條件下以較低的頻率操作，進而有助於降低功耗，一是單指令多重資料指令集（single-instruction-multiple-data；SIMD），它能達成影像編碼（image coding）演算法的資料級平行運算（data-level parallelism）；另一種方式是採用超長指令集（very-long-instruction-word；VLIW）架構，它能在每個循環中同步執行多個運算動作。有些多媒體應用處理器將主處理器（RISC）和DSP或VLIW核心整合在一起，作為SIMD/Vector加速引擎。
此外，由於系統對記憶體的指令讀取及資料讀寫頻繁，這種資料來往的負載電容充放電過程，也是產生耗電的一大源頭。因此，妥善的規劃晶片內外部的記憶體型式及對不同記憶體的存取策略，也有助於降低功耗。以應用處理器來說，其常用的系統記憶體包括ROM和SRAM，其中ROM具有安全存取性，而SRAM則具有較快的存取效率，也能降低I/O的耗電性和晶片上（on-chip）的需求頻寬。
■結論
從事手持設備開發的業者，無不將耗電視為首要的考量議題之一，而對於任務繁重3G手機來說，省電效益更是必須嚴陣以待的事情。目前各大晶片廠商都致力於發展自己的低功耗技術，例如TI為其OMAP和DSP系統推出SmartReflex電源管理技術。此技術能將靜態漏電大幅減少1,000倍，並能調整不同元件和系統建構模組的耗電量與效能，同時利用一組電源管理單元把電路分成多個電源區來各自管理，每一區都能切斷電源，以做到零漏電的訴求。Freescale也有一套省電技術，稱為Smart Speed技術架構下，它以硬體加速器減輕CPU及交叉開關（crossbar switch）的負荷，同時讓系統具備平行處理功能。

▲圖五：TI的SmartReflex技術採三層省電考量。（資料來源：TI）
當我們隨身攜帶一台3G手機，在講電話、收聽立體聲音樂、大玩3D遊戲之餘，還能連續看個一、兩小時的行動電視，這除了要歸功於內部晶片及系統所提供的強大功能外，更不能忘卻電源管理與各種低功耗設計策略也是3G手機成功的背後主要功臣。（作者為電子技術自由撰稿作家，聯絡方式：ou.owen@gmail.com）