数字电视机顶盒单片式解复用与解码器芯片222222 简介

 1、LSI公司芯片SC2000、SC2005、SC2005B、AViV-9600

 2、ST公司芯片：STi5512、STi5514、STi5516、STi5517、STi5518、STi5519、STi5528、STi5580、STi5588、STi5578、STi4629。

 3、PHILIPS芯片：MB87L2250

 数字电视机顶盒的主要功能就是将接收下来的数字电视信号转换为模拟电视信号，使用户不用更换模拟电视机就能收看数字电视节目，图像质量接近DVD水平。根据传输媒体的不同，数字电视机顶盒又分为卫星数字电视机顶盒（DVB-S）、地面数字电视机顶盒（DVB-T）和有线数字电视机顶盒（DVB-C）3种，目前应用较为广泛的是卫星数字电视机顶盒与有线数字电视机顶盒。这两种机顶盒的主要区别在信道解调，前者采用QPSK解调，后者采用QAM解调。
　　其信源解复用与解码均采用相同的单片式解复用与解码器芯片。下面介绍目前数字电视机顶盒主要采用的几种芯片。
　　1、LSI公司芯片SC2000、SC2005、SC2005B

 2、ST公司芯片：STi5512、STi5514、STi5516、STi5517、STi5518、STi5519、STi5528、STi5580、STi5588、STi5578、STi4629。

 3、PHILIPS：MB87L2250

一、LSI公司芯片SC2000、SC2005、SC2005B返回

1、SC2000芯片

SC2000机顶盒方案

如图一是LSI Logic公司推出的单片源解码器，适用于广播、卫星和有线前端机顶盒方案，支持多功能和广播设备的需求。

High level of  integration

Industry-standard Tiny RISC 108 Mhz MIPS CPU

5-Plane graphics engine

ISO/IEC 13818 (MPEG-2) MP@ML-compliant

DVB transport coprocessor and descrambler

Unified OSG/CPU/Transport memory architecture and dedicated A/V memory

DVD support (SC2100)

Integrated multistandard encoder

Independently programmable video DACs

Integrated audio DACs

Anti-taping (Macrovision)

General-purpose DMA controllers

IEEE1284 port

SmartCard interface

UARTs/Modem Codec Interface

Infrared ports

I² C-compatible interface

Auxport glueless interface to external 1394 PHY chips

Dolby AC3 support (SC2100)

External CPU support

General-purpose I/Os

Software libraries and development tools

Embedded debug capabilities (EJTAG)

LSI Logic also offers a worldwide support organization with offices located throughout the world and backed by corporate product-line and design engineers, to ensure customer success with the company‘s set-top

SC2000芯片是LSI Logic公司生产的机顶盒专用芯片。该芯片集成了多个机顶盒必须的硬件设备，包括嵌入式MIPS CPU、MPEG-2音频/视频解码器、NTSC/PAL编码器等。它具有强大的音、视频处理能力，而且便于上层应用软件开发。
　　采用SC2000芯片数字电视机顶盒(解码器) 有四川九州公司的DVC-2008CT、DVC-2008DV数字有线电视解码器，深圳同洲CDVBC2100数字有线电视机顶盒、CDVB2100卫星数字电视接收机等。
　　SC2000芯片主要包括如下子系统：
　　1)CPU子系统：SC2000集成了LSI Logic公司高性能108 MHz、32位 MIPS微处理器核心，支持32位和16位指令，MIPS精简指令集除了保留与已经存在的32位二进制代码的完全兼容外，还提供高达40%的代码大小的精简比率。频繁出现的指令被编码进入16位指令域，以减少机顶盒中所需要的Flash的容量大小。SC2000总线系统包括I-Bus、S-Bus和E-Bus。I-Bus被用来访问其它子系统的寄存器；S-Bus被用来访问SDRAM；E-Bus被用来访问外部Flash ROM。外部Flash ROM存在整个软件系统的可执行代码。
　　２)传输解复用子系统：集成了MPEG-2传输层支持音频、视频和数据服务的所有解复用功能，通过信道解码接口接收接输层格式的打包数据流（每包188B）。通过PID处理器解析所收的数据，提取所选择的节目流、音视频PES数据、PSI、SI和私有数据，再通过高频解码接口输出音频视频流。PSI SI和私有数据被存进外国SDEAM中，它们能直接被内嵌CPU所读取。
　　3)音频/视频解码子系统：接收从传输子系统发过来的信道数据，通过硬件进行MPEG-2的音视频解码，输出解码后的视频给混合/编码子系统，输出解码后的数字音频给DAC模块。音视频解码子系统通过内部存储接口访问一个专有的SDRAM，用来存储音视频数据和PES头信息。
　　4)混合/编码子系统：混合来自OSG子系统的图像和来自解码子系统的视频，输出RGB格式和NTSC/PAL/SECAM制式编码模拟视频。解码子系统输出视频给混合器，OSG子系统输出OSD、静止图像层和鼠标层数据给混合器，经处理后形成单一的显示层，将YCbCr格式数据送给编码器，形成RGB格式视频和混合模拟视频。
　　5)外围接口子系统：提供CPU访问外围设备的接口，包括并口、串口、红外接口、智能卡接口和通用输入输出接口等。并口用来读取前面板键盘的数据；串口用于调试和将用户点播信息通过调制解调器送上PSTN网；红外接口用于接收用户遥控器的命令；智能卡接口用于用户身份认证和资格审查；通用输入输出接口作一般的输入输出处理。

　　2、SC2005简介

SC2005机顶盒方案

如图一是LSI Logic公司推出的单片源解码器，适用于广播、卫星和有线前端机顶盒方案，支持多重交互式应用如web浏览等。

The SC2005 is the second-generation of LSI Logic‘s single-chip digital TV source decoders which incorporates ICAM technology used by the NDS Videoguard TM conditional access system. It is a highly integrated solution for designing cost-effec-tive set-top boxes that support multiple targeted interactive applications such as web browsing, online shopping and home banking.

With the integrtion of the NDS ICAM technology, LSI Logic continues its strategy of providing the most highly integrated solutions for digital set-top boxes incorpo-rating the NDS Videoguard conditional access. The SC2005 provides a smooth migration path for current NDS customers employing previous generations of ICAM using LSI Logic‘s L641X8 family of discrete transport solutions.

In addition to the ICAM, the SC2005 features an IDE/ATA interface allowing set-top box manufacturers to seamlessly design-in hard disk storage media for support of digital recording applications. The SC2005 chip incorporates a high perfor-mance 108-MHz, 32-bit, TinyRISC MIPS microprocessor, making it one of the highest performing set-top box architectures on the market.

The LSI Logic Integra Set-top Development Platform (SDP2005) provides a complete development environment from powerful hardware to industry stan-dard software components. The SDP2005 is a comprehensive platform that accelerates the development of customized, leading-edge set-top box solu-tions. Manufactures and network operators are able to design a complete set-top box solutions, ranging from graphics-rich satellite broadcast receiver boxes to advanced entertainment systems supporting web browsing, video gaming or high-speed Internet access.

Industry-standard TinyRISC ? 108Mhz MIPS CPU

5-Plane graphics engine

NDS conditional access (ICAM)

ATA/IDE interface

ISO/IEC 13818 (MPEG-2) MP@ML-compliant

DVB transport coprocessor and descrambler

Unified OSG/CPU/Transport memory architecture and dedicated A/V memory

Integrated multi-standard encoder

Independently programmable Video DACs

Integrated Audio DACs

Macrovision 7.1 (SC2015)

IEEE1284 port

Smart Card Interfaces

UARTs / Modem Codec Interface

Infrared ports

Serial Host Interface

General-purpose I/Os

Embedded debug capabilities (EJTAG)

Dolby AC3 support (SC2105)

DVD support (SC2105)

　　SC2005芯片是LSI Logic公司近期推出的性能更优的机顶盒专用芯片。在SC2005中集成了一个嵌入式32位CPU(MIPS)和32位RISC系统，3个RS-232接口，1个IEEEl394链路接口，1个IEEEl284并行接口，1个10Base-T以太网接口和若干通用I／O接口。以及DRAM控制器、Smart卡接口和I2C总线接口等。
　　采用SC2005芯片有线数字电视机顶盒深圳同洲CDVBC5120/P、5128、5150G、5180数字有线电视机顶盒，CDVB5110卫星数字电视接收机等。
SC2005芯片主要包括以下几个方面：
　　1)嵌入式CPU：高性能CPU兼容于MIPS EZ4102，内部包括通用寄存器、系统控制处理器(CP0)、算术逻辑单元(ALU)和移位器。寄存器支持源操作数执行单元，并将处理结果存入旧的寄存器；CPO处理包括中断在内的例外事件；ALU完成算术与逻辑运算，以及计算地址等操作，移位器主要完成移位操作。
　　CPU总线接口用于CPU与其外围单元交换数据，它通过内部总线分别与CPO、存储器管理单元(MMU)和总线接口单元(BIU)实现紧耦合连接，从而增强了CPU的通用计算功能。柔性链接口用来与复用／分开单元相接，以增强DSP命令和应用的能力。由于FJAl02不是哈佛结构，它只提供单个存储器接口代替指令和数据存储的接口。
　　2)解复用器：SC2005芯片内的解复用器包括传输流解复用器和节目流解复用器。解复用器由信道接口、信道FIFO、PID处理器、PID后处理器内部音／视频接口和节目时钟提取电路等组成。其中信道接口提供自动传输包同步字节检测，及实现同步锁定／未锁定的具有可编程延迟时间的滞后机构。一旦建立同步，信道接口就通过信道FIFO将完整的传输包传输到PID处理器。信道接口还检查传输包的完整性，指示传输错误等。
　　PID处理器内包含32个寄存器和一个有32个入口(0-29)的PID表，入口0-29定义了通用PID表寄存器，入口30和31指示音频、视频PES包PID。PID处理器还包含PID滤波器和解扰器。PID处理器将每个传输包中的PID值与编程在P1D表中的PID值进行比较，得到所选节目的音、视频PES，将音、视频码流分解出来。解扰器用来对按DVB标准加扰的传输包、PES包和传输数据进行解扰。
　　DVB解扰器将解扰的传输包送到PID后处理器，在那里进行传输包头滤波、PES包头滤波、数据滤波和ECM滤波等处理。
　　3)音频／视频接口在传输流解复用器和音频／视频解码器之间提供了一个内部接口。
　　4)MPEG-2解码器：SC2005芯片内的MPEG-2解码器包括I2C总线接口、DMA控制器、MPEG-2音频/视频解码器接口、音频解码器、视频解码器和音频D／A转换器等电路。视频解码器和音频解码器都使用外部存储器作为缓冲器。
　　5)在屏图形：SC2005芯片内集成了一个在屏图形(OSG)子系统。该子系统能将产生的图文与解码视频相叠加，还能产生光标、OSD和静止平面。光标平面是一个透明的平面，支持16色、32×32像素光标，可位于显示区域的任何一处。OSD平面用于显示复用的OSD区域，如链表之类。该平面支持RGB和YCrCb两种视频格式，能在每种颜色或每个像素与其他平面混合。静止平面支持YCrCb 4∶2∶0和4∶2∶2静止图像，还能运载4∶2∶2场消隐插入(VBl)数据。
　　SC2005芯片内的OSD控制器允许在解码的视频顶部叠加文本和图形，这些叠加的文本和图形可在输出前与解码的视频在数字上混合。叠加数据总是以相同的尺寸显示，而不管分辨率或视频数据的方式。视频数据的摄像和扫描也不影响叠加数据的位置。
视频解码器产生解码的YCrCb 4∶2∶2视频平面，并将其直接送到混合器／编码器，在那里进行混合编码。
　　6)视频编码器：SC2005芯片内集成了一个视频编码器，可将8位或16位YCrCb数字视频流编码产生复合视频、S视频或RGB视频信号，支持包括PAL、NTSC和SECAM制式。它由数据控制单元、编码器、输出接口、RGB处理器和D／A转换器等部分组成。
　　7)音频D/A转换器：SC2005芯片内还集成了一个音频D/A转换器，与其他音频D/A转换器一样，它也是一种具有可编程锁相环(PLL)的立体声数模转换器，其作用是将由音视解码器输出的PCM音 频数据转换成具有左、右声道的模拟立体声音频信号。
　　8)10Base-T以太网接口：SC2005芯片内包含了一个10Base-T以太网控制器，为系统提供了一个以太网接口，使系统能以高速方式与PC机进行通信。

AViA-9600机顶盒方案

如图一是LSI Logic公司推出的单片源解码混合有线机顶盒应用方案。适用于广播、卫星和有线前端机顶盒方案，支持多功能和模拟和数字广播设备的需求。

AViV-9600是基于功能强大的SPARC第四代处理器，增强了图形引擎、扩充了音频特性和包容I/O周边。

图一、LSI Logic公司的AViA-9600机顶盒(STB)方案框图

MPEG-2 transport demultiplexer

DVB and DES descramblers

MPEG-2 video and audio decoders

Dolby Digital AC-3 audio decoder

Advanced graphics display list processor

150 MHz SPARC CPU with 32KB cache

Unified memory architecture

Multiple host interface modes

Synchronous/asynchronous Flash support

IDE/ATAPI disk drive interface (master)

OpenCable POD, DVB-CI, or NRSS-B card interface (master)

Interface for two SmartCards

USB Host, IDC, Modem DAA, UART, Infrared, SPI, and GPIO interfaces

Digital video encoder (DENC)

Digital video capture and output

二、意法半导体STOMEGA机顶盒方案返回

OMEGA家族中的有以下几种型号：STi5512、STi5514、STi5516、STi5517、STi5518、STi5519、STi5528、STi5580、STi5588、STi5578、STi4629。

如图一是采用意法半导体(STMicroelectroincs)OMEGA系列的新一代高性能、低功耗卫星和有线前端机顶盒方案。

STV5518特点

工作于81MHz的32位RISC CPU

集成MPEG2音频解码器，支持5.1通道的Dolby解码，并具有IEC60958与IEC61937数字音频输出

有DTS输出与MP3解码。MPEG2视频解码，支持可编程的zoom-in与zoom-out功能

共享SDRAM接口

一整套单片外设，包括2个通用异步收发器、2个智能卡接口、一个I²C控制器、3个脉宽调制通道、红外线发射器/接收器和1个调制解调器模拟前端接口

支持PAL/NTSC/SECAM制式

通过EMI口可扩展USB、1394、IDE接口

208脚，PQFP封装

STV0299:数字卫星QPSK解调器

Integrates high performance A/D converters in .25 micron technology

Easy and low cost interface to ZeroIF tuner devices

Wide frequency range from 1 to 50Msymbols per second supports both SCPC and MCPC applications

Compliance with common interface specifications

Outstanding bit error rate performance and wide carrier tracking range (up to 45MHz) improves the robustness of the system

Housed in a small TQFP64 package which optimizes board size

STV0297:有线QAM解调器

Integrates a high performance A/D converter in .25µ technology, a fully digital QAM demodulator for ITU J83-A (DVB-C) and performs equalization, DEC and framing

Can be used in direct IF sampling architectures in all QAM modes (16,32,64,128 and 256-QAM)

Supports variable symbol rates from .87 to over 11Msps

Includes all decoding functions from interface to MPEG/TS and offers a wide range of output formats including DVB common interface and STi55xx direct interface

Packaged in a TQFP64, power consumption is low at .5 typical and is a cost-effect solution for cable receivers

 STV0191、ST90158:DVB-Return Channel Modem

Performs the physical layer and the TC layer compliant with DVB-RC specifications

Performs the MAC processing and communication with the main CPU

OMEGA: Single Chip Source Decoder Family

STi5510评估板特性:

Glueless transport interface to the STV0299

Flash and DRAM memories

RS232 port

Modem serial interface

IEEE1284 connector

SCART connector

2 smartcard connectors

ST20 32位RISC CPU with associated diagnostic controller unit:

Programmable demux + DVB descrambler supporting more than 32 PIDs

MPEG A/V decoders

Advanced multi layered graphics

PAL, NTSC and Secam* Denc with teletext interface

Peripherals : IEEE1284*, 4 UARTs, 2 smartcards, 1- I2C multimaster controllers

The STi5500 provides a very low cost system solution; the STi5510 and STi5512 are the OMEGA
products tailored for common European DVB set-top boxes

* Secam and IEEE1284 available only on the Sti5510 and STi5512

软件:

完全支持DVB应用程序，STAPI等，缩短开发时间

STAPI 软件和中间件相对独立。

STLite/OS20 嵌入式实时多任务操作系统

DVB middleware and is transparent to hardware upgrades

所有可以在STB上使用的器件

OMEGA系列器件主要特点：

STi5528和STi4629特点

支持双电视和双录像机顶盒

采用两个32位RISC处理器，其数据处理能力超过300Mips

扩展了OMEGA家族的性能

集成了更多的外围接口功能，如硬盘接口、IEEE1394和USB。

具有优越的音频和图像处理功能

目标应用是具有网络浏览功能和多种交互式应用的高端机顶盒

STi5517特点

一个增强型ST20 32位RISC CPU，内置一个180MHz时钟、8千字节高速程序缓存、8千字节高速数据缓存和8千字节嵌入式SRAM；

一个16位133MHz 共享存储器接口，支持64和128位配置；

一个可编程外部存储器接口，支持6个独立的可配置的SRAM、闪存和DRAM存储块；

一个MPEG-2 (MP@ML) 译码器，包括平稳的快速前进和倒退等模式；

一个图像/显示单元，配有5个显示板，提供阿尔法调色功能，配备防混淆和防抖动滤波器和子图像译码器，对于电视和录像机输出，提供独立的OSD(屏幕显示)控制的显示合成器；

PAL/NTSC/SECAM编码器;

一个内嵌数字信号处理器适合所有主流音频制式的音频子系统；

一整套单片外设，包括5个通用异步收发器、6个并行输入/输出通道、2个智能卡接口、4个脉宽调制通道、图文电视串行器、多通道红外线发射器/接收器和1个调制解调器模拟前端接口。

STi5516特点

集成化ST20 32-位RISC处理器，高速缓存从2K扩展到8K

集成音频数模转换器DAC、杜比数字译码及公用接口逻辑

通过EMI口可扩展USB、1394、IDE接口

STi5514的特点

增强的32位 RISC CPU，工作频率可达120MHz、166MHz、200MHz

4K字节的指令缓存与4K字节的数据缓存。8K字节的SRAM

支持SDRAM可到120M带宽。

具有32个传送流接口，可同时接收DVB与DIRECTV信号，集成了DVB、DES-ECB、ICAM与更快的解扰器。NDS随机接收加扰流协议。

集成的视频编码器具有更强的工作特性， 集成MPEG2视频解码器工作在大于2倍速解码。并具有更好的图形处理。

5级显示的图形内核，256*32位调色板，字符混合及防闪烁滤波器。

独立的OSD控制器与TV、VCR输出控制器。

数字视频输出支持 ITU601、605.

音频解码支持MPEG1的一、二层，MP3，MPEG2与Dolby，具有IEC958/IEC1937数字音频输出，集成了音频DAC系统。

ATA-5硬盘接口可支持最大每秒钟66M字节的传输率。

STi5512特性：

具有高质量的图形系统，高分辩率的色度（4:4:4）的RGB输出，OSD显示从2bit色到8bit色。

32位的VL-RISC CPU工作在60MHz时钟。

高性能的存储器管理，2K字节的指令缓存，2K字节的数据缓存。4K字节SRAM

内置的视、音频解码内核,视频解码支持MPEG-2标准，音频支持AC-3，数字视频输出YCrCb为4:2:2格式

PAL/NTSC/SECAM编码器地，支持MacroVision 7.01标准

高效的SDRAM接口，支持2片16Mbit或一片64Mbit的100MHz SDRAM

可编程的传送流接口，支持并行或串行两种方式，支持DVB 比特流，超过32个PID支持，DVB解扰，32个8字节的SI/PSI滤波器。

八级中断向量。

2个Smart Card接口、2个UART接口、2个I2C/SPI控制器、3个PWM输出、4个时钟控制器

DMA控制器，有IEEE1284接口(并行口)、一个IEEE1394接口。

JTAG接口方便您调试平台。

五层图形显示。

5个通道的DMA控制器、2个SmartCard接口与时钟发生器、4个PWM模块、多通道红外接收发出接口、五个ASC接口、调置解调器接口、IEEE1284接口

STi5518简介
　　STi5518 是ST公司推出的一种功能更为强大，价格更低的单片解复用和解码器芯片，是该公司STi5500的升级产品。STi5518保留了STi5500的所有功能，并添加了对杜比数码和MP3音频解码的支持，是目前数字机顶盒的理想元件。
　　该芯片的特征是：内置速度达81MHz的32位CPU；内置2K字节I存储器、2K字节D存储器和4K字节D存储器(SDRAM)；片内的音频解码器支持MPEG-2多声道解码，3X 2声道PCM输出，IEC60958一IEC61937数字输出，DTS数字输出和MP3解码；片内的视频解码器支持MPEG-2 MP@ML；高性能在屏显示功能：每像素2到8位OSD可选，具有抗闪烁、抗摆动的滤波器；内置PAL／NTSC／SECAM编码器，支持RGB、CVBS、Y／C和YIN输出；分配SDRAM存储器接口：可支持1或2X16M位、或1X 64M位、125MHzSDRAM，对SDRAM、ROM和外围器件可编程；前端接口有串行、并行和ATAPI接口，硬件扇区滤波器，集成的CSS解扰和跟踪缓冲器；片内的传输流解复用器支持并行／串行输入，DES和DVB解扰，32个PID；具有2个UART、2个smart卡、I2C控制器、3个PWM输出、3个捕捉定时器；支持MODEM；具有44位可编程I／O口；具有IR发射器／接收器。
采用这种芯片的有线数字电视机顶盒有深圳同洲CDVBC5350、2300T，CDVB5188A/B卫星数字电视接收机，四川九州DVS-2018E/HC卫星数字电视接收机，四川长虹DVB-S3600MV卫星数字电视接收机，DVB-C2000/B有线数字电视机顶盒，金泰克KT-D5518、8855/G卫星数字电视接收机等。
　　1)CPU：STi5518芯片内的CPU是1个ST20C2+32位处理器核心，它包含指令处理逻辑、指令和数据指针、1个操作数寄存器，它能直接访问可存储数据或程序的高速在片SRAM，与片外的程序、数据存储器相比，使用缓存将大大缩短访问时间。CPU还能通过通用外部存储器接口(EMI)或共享MPEG编码器的本机存储器接口(LMI)来访问存储器。
　　2)中断系统：中断系统允许在片模块或外部中断源中断现行处理，以便运行中断处理程序。中断信号主要有以下几种：外部中断脚上的信号；来自内部电路或子系统的信号；软件主持悬挂寄存器内的中断。
　　中断由在片中断控制器和在片中断级控制器实现，中断级控制器把31个进入的中断源复用送进八个中断控制器。该中断控制器支持八级优先权中断并管理悬挂中断，它还支持中断嵌套。在这八级中断中，第7级的优先权最高，第0级的优先权最低。 八级中断的每级都能用INC—触发方式寄存器编程为中断触发方式。
　　3)链路接口：链路接口接收来自DVB或DSS的传输流输入，从传输码流中提取用于解码和播放的基本码流包(PES)，并存入由解码器控制单元使用的缓冲器中。链路连接前端接口到MPEG解码器和ST20，主要由下述单元组成：获取RAM(AR)＋NRSS(可恢复安全系统)接口；解扰器(DESCR)；高速数字音视频(SDTV)／P1394接口；滤波器RAM；包括传输处理器、条处理器在内的处理单元；适应场滤波器；时钟发生器和DMA引擎。
　　4)MPEG视频解码器：该解码器是一个支持MPEG-1和MPEG-2标准的视频压缩处理器，显示图像的格式转换由垂直和水平滤波器完成，用户定义的位图可通过使用在屏显示功能叠加在显示图像上。MPEG视频解码器包括内容随图像改变的寄存器、可变长度解码器(VLD)、视频解码流水线控制器、PES分析器、位缓冲器和启动码检测器等部分。
　　5)子图像解码器：硬件子图像解码器集成在STi5518中，包含子图像单元的子图像位缓冲器集成在外部SDRAM存储器中，且尺寸是可编程的，其位置和尺寸可用2K字节的倍数设置。子图像位缓冲器在上电复位时设置，在工作期间，其尺寸和位置是连续的。子图像解码器还能作为硬件指针单元。子图像的优先权由可编程寄存器最先提出，因此它位于所有其他显示板前面。可使用存储在外部SDRAM中的压缩位图(运行长度编码)来定义指针。位图可以是包括整屏在内的任何尺寸，每个指针可以定义像素混合因子来提供反别名背景。
　　6)显示平面：显示单元是MPEG视频解码器的一部分，以图解顺序叠加了四个显示平面。包括带背景色和前端的子图(用作光标平面)。子图像平面可在OSD和MPEG视频平面之间交替放置，可用作第二个在屏显示平面。
　　7)音频解码器：内置的音频解码器用来解码音频PES码流，输出PCM立体声音频数据。解码器支MPEG和Dolby数字两种方式，包括兼容于下混合的Dolby环绕和正逻辑解码器。在解码器中，采样滤波器支持96?kHz、48?kHz、441?kHz和32?kHz的采样和半采样频率。输出6个声道的PCM音频数据，还能输出外部数模转换器所需的时钟信号。
　　8)前端接口：前端接口使用同步串行规程，在外部前端和存储器之间传送和接收DAC和ADC采样信号。在存储器缓冲器和前端接口模块之间，用DMA方式传送采样数据。FIFO用来确定存储器的存取等待时间。该接口允许为改进存储器带宽效率使用突发脉冲，支持V22bis标准。
　　9)存储器子系统：存储器子系统包括芯片内置的在片存储器和外部存储器接口。
　　10)视频编码器：把标准的4∶2∶2数字视频流转换成标准的模拟基带PAL/SECAM／NTSC信号，以及RGB和YCbCr模拟分量。可用6个输出脚输出6种不同的视频信号。
　　11)Smart卡接口：该芯片有两个Smart卡接口，支持兼容于IS07816—3的Smart卡。每个接口都带有UART(ASC)，提供给可编程的时钟发生器和八位并行IO口。

三、Fujitsu公司返回

MB87L2250简介
　　MB87L2250是Fujitsu公司的一种单片MPEG-2解码器，可应用于各种机顶盒。该芯片包含32位RISC(精简指令系统计算机)处理器，32路PID解复用器以及MPEG-2视音频解码电路。CPU工作频率为54MHz。其基本特征是：
　　32位RISC CPU；1?kB高速缓冲存储器；16?MB的SDRAM；支持32路PID；红外线接收；机顶盒格式转换；8位屏幕显示；I2C兼容接口；两个智能卡接口；16位通用可编程输入/输出；自动时钟恢复。
　　采用该芯的有四川九州公司的DVC-2008ND有线数字电视机顶盒，深圳同洲CDVB3188/A卫星数字电视接收机等。
　　L2250内部主要包括32位RISC CPU；1Kbit高速缓冲存储器；传输码流分离器；DVB解扰器；MPEG视、音频解码器；8位屏幕显示；红外线接收以及主接口；I2C兼容接口；16MBit的SDRAM接口；两个智能卡接口；视、音频输出接口等等。
　　1)嵌入式CPU：集成在MB87L2250芯片中的ARC CPU是具有硬件RISC的32位高性能CPU。它运行在54?MHz时钟频率上，存储了256条32位指令。ARC存储器控制器包括能寻址8?M字节SRAM和8?M字节SDRAM控制器。SRAM控制器有一个可编程的等待状态发生器，当与不同速度的存储器连接时，可在读写时序中插入等待状态与之适应。MPEG解码器位于辅助地址空间里。主接口(串口)允许访问所有的ARC寄存器和全部地址，该特征主要用来调试系统，也能用来初始化基本系统。
　　2)传输流解复用器和系统解码器：传输流解复用器(TSB)作为信道解调器与87L2250芯片之间的接口，接收来自解调器的8位并行或串行码流，进行同步处理和错误校正。解复用器的主要部分是PID分析器，用来识别传输包中32个可编程PID中的一个。TSD提取相应的有效负载数据和系统信息，送到存储器接口，与码流进行比较。DVB解扰器作为TSD的从属补充部分，能在TS级和PES级解扰。解扰器能并行处理8个不同的码流。
　　3)视频解码器：视频解码器用来完成MPEG ML@MP解码所必须的一切任务，它包含5个模块和两个处理视频码流的中间存储器。其中VD-VLD模块用来对视频码流进行解码，VD-IQ模块进行反量化，反量化后的图像数据存储在第1个中间存储器VD-IMA里，以便由VD-IDCT模块进行反离散余弦变换。完成反DCT处理后，亮度和色度数据存入第2个中间存储器VD-IMB。VD-FR模块完成帧重建，并将已解码的数据存入外部存储器。VD-CTRL模块以并行方式控制上述4个模块，VD-CTRL模块还能用不同的隐蔽方式处理传输错误。出现传输错误的码流将会引起解码出错。此时VD-CTRL使用隐蔽矢量来隐蔽错误。

　　4)音频解码器：音频解码器用来对按MPEG-2标准的1层和2层编码的音频码流进行解压缩，并用16位或20位宽的PCM数据提供音频输出接口。音频解码器核心由5个功能块组成，这些功能块包括：输入接口AD-INP、未打包帧AD-FUP、滤波器组AD-FLT、处理单元AD-MUL、一览表AD-SCD和分配存储器AD-IRM。输入接口用来实现未打包帧与滤波器组之间的通信；未打包帧用于码流同步和进行CRC检查，在未打包帧中，还要重建量化和采样；滤波器组将重建样品从频域转换到时域；处理单元为未打包帧和滤波器组分配存储区域；一览表控制各功能模块的工作。
　　5)视频输出接口：视频输出接口用来将经过解压缩的视频数据以Y、Cb、Cr格式输出。它可以直接同标准的视频编码器相接，并能产生数模转换所需要的数字视频信号，视频输出接口还支持OSD(VO-OSD)和VBI图文数据(VO-TTX)。它所包含的水平和垂直滤波器(VO-VFLT、VO-HFLT)用来进行视频格式转换、色度信号上采样和文字盒转换。
　　6)音频输出接口：音频输出接口从音频解码器的输出缓冲器读出解码样品，将并行数据转换成串行数据流并传送到DAC。音频输出接口由四个模块组成：口令接口CI、数据输出DO、分数计数器PC和输出同步OS。
　　7)存储器接口：存储器接口用来管理8712250内各功能块与外部存储器之间的通信。存储器接口受主控单元(MCU)控制。主控单元包括一个控制器(CTRL)、一个总线仲裁块和控制B帧的指针管理单元(PMU)。存储器接口内有一个缓冲器，用来存储与SDRAM之间进行传输的数据。
　　8)IC卡接口：87L2250提供了两个独立的IC卡接口，IC卡接口满足IS07816的要求，且只支持异步卡。IC卡接口直接受主接口控制，不影响视频和音频解码功能，两个接口不能同时工作，一次只能有一个起作用，另一个则保留上次工作时的最后状态，除非清除其状态。IC卡接口包含带定时器支持和控制逻辑的并串和串并转换器。主CPU发送整个数据帧到IC卡，并从IC卡接收整个数据帧。IC卡接口满足接口时序的要求，并为数据帧的定时和错误处理提供一定支持，并在主CPU休息时，为实现通信规程和帧集合提供支持。
　　9)I2C接口： I2C接口是一个并串和串并转换器，用来为主CPU和I2C总线之间提供接口。主CPU可以通过I2C总线控制接在总线上的外部器件。从主CPU接收的并行数据必须转换成适合在I2C总线上传输的串行形式；从I2C总线上接收的串行数据也必须转换成适合主CPU的并行形式。I2C接口还管理接口时序、数据结构和错误处理。 I2C接口包括三个在主CPU和I2C总线之间通信的寄存器单元，即可写的32位数据寄存器，可写的16位结构寄存器，可读的16位数据寄存器。
　　10)通用I/O接口：MB87L2250提供了16根输入／输出线，可构造各种各样的通用结构。11)红外线接收器：红外线接收器（IR）实际上是一个脉冲宽度计数器。它采用54?MHz时钟，每出现一个使能信号，就在IR边沿上进行检测，IR边沿的灵敏度是可编程的，其IRQ FIFO有4个字的深度。